Sistema Bit Error Rate Tester BERT permite realizar procesos de prueba Rx y flujos de trabajo más rápidos. La serie BSX BERTScope® es una solución de prueba de receptor BERT con características inigualables que eliminan la complejidad de la prueba del receptor y brinda confianza a los diseños Gen 3 / 4.
La serie BSX es una solución única para pruebas de estrés del receptor, depuración y cumplimiento de los estándares Gen3 / Gen4: PCIe, SAS / SATA, USB3.1, estándares de propiedad DP +. Revisión de enlaces para dispositivos con una velocidad de hasta 32 Gb/s.
El BERTScope BSX-series Bit Error Rate Tester cuenta con una plataforma de prueba de receptor capaz de admitir estándares emergentes Gen4 y más allá.
La incorporación del potente procesamiento de datos y la ecualización interna de Tx, el BERTScope permite el protocolo de enlace basado en protocolos y la sincronización con el DUT (dispositivo bajo prueba, incluida la capacitación de enlaces interactivos a velocidades de datos de hasta 32 Gb/s. La serie BSX acorta el tiempo para depurar los problemas de capacitación de la capa física y los enlaces, y proporciona el camino más rápido hacia el cumplimiento de una amplia gama de estándares.
Especificaciones clave de rendimiento:
– Generación de patrones y análisis de errores de hasta 32 Gb / s
– Ecualización Tx.
– Secuenciador de patrones de múltiples cadenas enfocado a protocolos y bits con la editoción de patrones y secuencias.
– Patrón de detector definido por el usuario, respuesta de estímulo-respuesta
– El patentado Error Location Analysis ™ da información sobre las fuentes de errores a través del análisis de correlaciones y patrones de error deterministas
– El análisis opcional de corrección de errores (simulación de la tasa de error posterior a la FEC en función de los patrones de ubicación de error medidos)
– Análisis integrado del diagrama del ojo con correlación BER con prueba de máscara, pico de fluctuación de fase, contorno BER
– Mapa de fluctuaciones opcional
Características clave:
– Solución única para pruebas de estrés, depuración y cumplimiento del receptor
– Prueba de estándares Gen3 y Gen4, incluidos PCIe, SAS y USB3.1, y estándares patentados
– Capacidad de protocolo de enlace DUT por encima de 16 Gb / s q
– Capacidad de programación y respuesta de estímulo flexible y la depuración de problemas.
– Generación de patrones con reconocimiento de protocolo y la detección de errores
– Opción de emulación de corrección de errores hacia adelante (FEC) admite la medición de BER tanto antes como después de la corrección de errores para los códigos FEC Reed-Solomon de uso común.
– Software de calibración y automatización de pruebas disponible para estándares clave
Aplicaciones:
– Revisión de diseño que incluye integridad de señal, fluctuación de fase y análisis de temporización
– Caracterización del diseño para diseños avanzados de alta velocidad.
– Diseño / Verificación de componentes y sistemas de E / S de alta velocidad, incluido el protocolo de enlace del circuito bajo prueba.
– Análisis de integridad de la señal: prueba de máscara, pico de jitter, contorno de BER, mapa de jitter y emulación de corrección de errores hacia adelante
